一種UHF頻段RFID讀寫器的硬件設計
閱讀數：2073, 
發布日期：2014-09-12 09:16:02
文章標簽：一種UHF頻段RFID讀寫器的硬件設計
摘要
一種UHF頻段RFID讀寫器的硬件設計
1 總體方案
整個系統采用模塊化設計，每個模塊采用集成度高、功能獨立的芯片，并配上一定的外圍電路。系統主要分為基于IXP425控制器的主控模塊、通信接口(包括以太網、串口和USB接口，電源管理)、具備基帶信號調制解調的射頻信號采集處理板以及功率放大模塊組成，如圖1所示。
目前，嵌入式處理器的種類很多，常見的32 bit嵌入式處理器有ARM、PowerPC、Co1dFire等。與其他嵌入式處理器相比，ARM具有體積小、功耗低、成本低、性能高的優點，并提供豐富的片內外圍控制電路。設計采用ATMEL公司的AT91SAM7S64微處理器。
射頻模塊采用Intel R1000收發器。內含能源擴大器，可在近距離或者2 m內對標簽進行編碼和閱讀，而具體距離由讀寫器所使用的天線決定。使用R1000讀寫器的讀寫范圍可以達到10 m。R1000與單獨的微處理器連接，這個微處理器可以把由R1000數字信息處理器產生的原始數據轉換成EPc或者18000-6c格式的代碼，其工作頻率為860 MHz～960 MHz，共有56個引腳，采用0.18 μm SiGe BiCMOS先進工藝，面積僅為8 mm×8 mm，功耗只有1.5 W左右，具有很高的集成度。此芯片既可降低設計中的復雜性和生產成本，又能使制造商制造出體積更小，更有創新性的讀寫器，從而開拓新的RFID應用領域。
2 硬件設計與實現
2.1 基于IXP425控制器的主控制部分
普通閱讀器在處理由閱讀器訪問電子標簽獲得的原始RFID數據時，通常通過閱讀器上的通信接口將該信號送到上層具有中間件的上位機中，這樣的處理方式增加了設備集成費用，降低了系統集成度。在此設計中設計一塊嵌入式微處理器來替代上位機，將圖2所示的中間件和應用進程裝到此板子中，只要設計的微處理器系統中嵌入式CPU配置達到ARM9的標準，就能達到運行的要求。
2.2 基于ARM7的射頻采集處理器部分
射頻信號采集處理[4-6]采用基于ARM7的嵌入式系統進行處理，與主機之間的通信為串口和以太網接口，與射頻芯片進行的數據交換可根據技術方案中采用的射頻芯片具體信號靈活設定。基于ARM7的射頻采集處理器結構框圖如圖5所示。
功率放大模塊用于對發射信號進行功率放大，增加傳輸功率，經過功率放大后直接連接到環行器。
在天線前端AFE部分，天線作為信號從讀寫器到標簽的收發端，直接與環行器相連。對Intel R1000超高頻收發器，基于不同的天線子系統，天線有兩種配置情況，即單天線模式和雙天線模式。雙天線模式采用分離的天線將接收器和發射器連接起來，通常情況下，兩根獨立的天線由一個開關控制，每根天線僅具備接收器功能或發射器功能。對單天線模式，因天線的反射系數并不理想，所以接收增益不能太大，會有飽和的問題。以R1000的高接收靈敏度，可以搭配-10 dB左右的耦合器，視整體線路的隔離而定;對于雙天線模式，天線的收發隔離比較理想，接收路徑可以使用高增益。
2.3 外置天線部分
設計的天線應滿足以下要求：
(1)滿足超高頻UHF頻段要求;
(2)近場、遠場RFID操作可讀取單品級標簽;
(3)匹配超高頻Gen2或ISO18000-6C RFID標簽;
(4)高性能、低成本天線解決成本;
(5)適合桌面、壁掛安裝。
3 多層PCB設計
基于ARM7的射頻信號采集PCB板為4層板，頂層、底層為原件面和布線層，中間層為電源層和地層，材料為FR4，介電常數為4.7，尺寸為180 mm×90 mm。基于IXP425控制器的主控制PCB板為6層板，頂層、第3層、第4層、底層為原件面和布線層，第2層和第5層為電源層和地層，材料為FR4，介電常數為4.7，尺寸為250 mm×90 mm。板中有過孔和銅皮設計，過孔的設計是為了布線方便，銅皮的設計減小了信號干擾。
按本文所述的硬件結構設計方案，可實現一個工作頻率為850 MHz～930 MHz的RFID讀寫器，在系統最大輸出功率條件下，有效識讀距離可達8 m。目前，RFID超高頻技術的發展已比較成熟，也已經有了一些標準，標簽的價格也有所下降，但RFID超高頻讀寫器卻有變得更大、更復雜和更昂貴的趨勢，其消耗能量將更多，制造元件達數百個之多。然而，此次項目的設計采用高度集成的R1000芯片，希望能解決上述問題，既降低芯片設計中的復雜性和生產成本，又能制造出體積更小、更有創新性的讀寫器，從而開拓新的RFID應用領域。
